fpga.love
EN App
知识库›AMD 社区问答速查›自定义IP单端口AXI4 Full主接口如何映射输入输出

自定义IP单端口AXI4 Full主接口如何映射输入输出

IP 打包与升级社区未闭环原帖 9 个回答 · 230 次浏览|器件：原帖未注明

一句话结论：帖中未给出映射方法，仅建议考虑AXI BRAM Controller

现象

自定义IP读写外部BRAM时，不知如何在AXI4 Master接口内映射逻辑的输入输出端口

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007397M5SAI/how-can-i-map-input-and-output-of-my-custom-ip-w

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：AXI4 · custom IP · BRAM · mapping

就这个问题继续问 AI → ← 返回 AMD 社区问答速查