fpga.love

EN App

知识库›AMD 社区问答速查›Vivado 2022.2 在 U200 上画 pblock 报错怎么办？

Vivado 2022.2 在 U200 上画 pblock 报错怎么办？

封装与引脚约束已闭环原帖 9 个回答 · 1.22K 次浏览|器件：Vivado 2022.2 / Alveo U200

一句话结论：GUI bug，暂用 TCL 创建 Pblock，计划 2023.1 修复

现象

Vivado 2022.2 在 Alveo U200 上画 pblock 报 rectangle does not contain any valid sites

根因

帖中确认为 GUI bug，将在 Vivado 2023.1 修复

可尝试的处理步骤

改用 TCL 创建 Pblock，例如 create_pblock pblock_xdma_0
resize_pblock pblock_xdma_0 -add {SLICE_X54Y428:SLICE_X97Y510 DSP48E2_X8Y172:DSP48E2_X11Y203 RAMB18_X4Y172:RAMB18_X6Y203 RAMB36_X4Y86:RAMB36_X6Y101 URAM288_X1Y116:URAM288_X2Y135}
add_cells_to_pblock pblock_xdma_0 [get_cells [list design_1_i/xdma_0]] -clear_locs

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005wRN6zSAG/how-can-i-draw-pblock-with-vivado-20222-on-u200-

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错 LVDS_25输出端口在布局时报错如何解决 XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：Vivado · Pblock · Alveo U200 · GUI bug

就这个问题继续问 AI → ← 返回 AMD 社区问答速查