Zynq PS 配置社区未闭环原帖 4 个回答 · 329 次浏览|器件：Zynq-7000 / ZC706 / AD9364
一句话结论：帖中仅给出AXI DMA示例设计文档编号，未提供具体步骤
用户想通过AXI FIFO IP或AXI DMA加Stream FIFO把PL数据传到PS，询问具体步骤
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00007K4FiWSAV/hii-i-am-using-zynq7000-zc706-board-along-with-a
相关标签：AXI DMA · AXI FIFO · Zynq-7000 · ZC706
就这个问题继续问 AI → ← 返回 AMD 社区问答速查