fpga.love
EN App
知识库›AMD 社区问答速查›Vivado中IP加入Block Design后报找不到模块警告

Vivado中IP加入Block Design后报找不到模块警告

Vivado 报错与许可社区未闭环原帖 5 个回答 · 361 次浏览|器件:Vivado 2021.1

一句话结论:帖中仅有问题描述,未给出任何解答或结论

现象

综合时出现Critical Warning:找不到模块'packer_fifo_16',其XDC不会被读取

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00006TXwyrSAD/hi-xilinx-support-my-synthesis-is-running-in-viv

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:Vivado · IP · Block Design · Critical Warning

就这个问题继续问 AI → ← 返回 AMD 社区问答速查