fpga.love
EN App
知识库›AMD 社区问答速查›Vivado中UART引脚约束报critical warning无法生成比特流

Vivado中UART引脚约束报critical warning无法生成比特流

板卡上电与硬件社区未闭环原帖 2 个回答 · 238 次浏览|器件:Zynq7 AP SoC / Vivado

一句话结论:帖中未给出解决方案,根因未明确

现象

Rx和Tx引脚被Vivado报critical warning,无法进行Bitstream generation

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00005p7NAtSAM/hi-i-am-working-currently-on-an-evaluation-board

相关资料

Vivado 找不到 basys3 板卡定义如何解决?Vivado 2021.2 为何不支持 Spartan-3?Zynq UltraScale+ MPSoC 自定义板 QSPI 启动卡在 ATF 输出

相关标签:Vivado · UART · XDC · Bitstream

就这个问题继续问 AI → ← 返回 AMD 社区问答速查