IP 打包与升级社区未闭环原帖 9 个回答 · 566 次浏览|器件：Xilinx Platform Studio / Nexys 3
一句话结论：回答确认可用for循环批量赋值，但需权衡LUT与RAM资源开销
想在VHDL中用for循环把slv_reg0..31的值赋给Tduty信号，但寄存器信号非用户生成
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpRmJSAU/help-communicating-with-slvreg-from-a-custom-ip
相关标签：slv_reg · custom_IP · VHDL · PWM
就这个问题继续问 AI → ← 返回 AMD 社区问答速查