Zynq PS 配置已闭环原帖 9 个回答 · 572 次浏览|器件：Zybo Z7 / Zynq-7000
一句话结论：应查阅 DS187 的 Table 72/73 获取 MMCM/PLL 频率限制
用户询问 Zynq-7000 的 MMCM/PLL 的 VCO 频率上限与最高输出时钟频率
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008TOBElSAP/helloi-am-working-with-a-zybo-z7-development-boa
相关标签：MMCM · PLL · Zynq-7000 · clocking
就这个问题继续问 AI → ← 返回 AMD 社区问答速查