ILA 在线调试社区未闭环原帖 9 个回答 · 237 次浏览|器件：Vivado / xcku040-ffva1156-2-e
一句话结论：实现卡在布线阶段，具体原因帖中未确定
小幅RTL改动后编译时间从1-2小时增至14小时，实现卡在route design阶段
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008aJZJtSAO/helloafter-changing-some-minor-rtl-changes-the-n
相关标签：Vivado · routing · compile-time · xcku040
就这个问题继续问 AI → ← 返回 AMD 社区问答速查