fpga.love
EN App
知识库›AMD 社区问答速查›ILA无法捕获时钟且输入端口恒为高

ILA无法捕获时钟且输入端口恒为高

JTAG 与下载器已闭环原帖 9 个回答 · 657 次浏览|器件:Vivado Hardware Manager

一句话结论:悬空输入需上下拉约束,且不能用被观测时钟驱动ILA

现象

输入端口悬空时ILA显示恒为高,且无法捕获时钟信号

根因

输入A悬空未驱动,电平可浮高浮低或振荡;clk同时作为ILA采样时钟时无法观测其翻转

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006hpRwUSAU/hardware-manager-ila-cannot-capture-clock-and-in

相关资料

Vitis串口Hello World无法在Teraterm显示Spartan-6 能否不用 JTAG 直接配置 XCF32P PROM?WSL 下 JTAG 运行报段错误如何解决?

相关标签:ILA · mark_debug · floating_input · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查