FSBL 与启动镜像社区未闭环原帖 9 个回答 · 763 次浏览|器件：Zynq UltraScale+ MPSoC / Vitis / xsct / JTAG（错误码：MMU fault at VA 0xFFD080030. Translation fault, first level.）
一句话结论：需进一步定位校准失败阶段，并排查 PSDDR 配置、频率、SI 与 PCB 约束
FSBL 在 psu_init.c 的 DDR PHY 初始化 while 循环中卡住，FD080030 始终读不到 0x80000FFF
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006g0l28SAA/fsbl-for-mpsoc-is-getting-stuck-during-ddr-phy-i
相关标签：MPSoC · FSBL · DDR_PHY · psu_init
就这个问题继续问 AI → ← 返回 AMD 社区问答速查