fpga.love
EN App
知识库›AMD 社区问答速查›Vitis Model Composer 网表生成报 sysgen 错误

Vitis Model Composer 网表生成报 sysgen 错误

ILA 在线调试社区未闭环原帖 9 个回答 · 286 次浏览|器件：Vitis Model Composer / Simulink

一句话结论：帖中未给出原因或解决方案

现象

编译 FPGA 模型时网表生成失败，S-function 'sysgen' 报错

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U0000935ZSASA2/fpga-compilation-errorerrors-occurred-during-net

相关资料

Vivado2015.2添加ILA后报DRC RTSTAT-6局部冲突Vivado JTAG配置报错但FPGA编程成功ISE中如何将启动时钟改为JTAG CLK？

相关标签：Vitis Model Composer · sysgen · netlist generation · Simulink

就这个问题继续问 AI → ← 返回 AMD 社区问答速查