fpga.love
EN App
知识库›AMD 社区问答速查›Zynq US+ PS-DDR 时钟极性可否交换？

Zynq US+ PS-DDR 时钟极性可否交换？

板卡上电与硬件已闭环原帖 9 个回答 · 78 次浏览|器件：Zynq UltraScale+ MPSoC

一句话结论：可通过修改 DDR_PHY 寄存器 0xFD08001C 反转时钟极性解决

现象

PCB 原理图错误导致 DDR 时钟 _P/_N 接到 SODIMM 时反接

根因

硬件原理图 _P/_N 反接；可通过修改 DDR_PHY 寄存器 0xFD08001C 的值反转时钟极性

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd0000244IUhKAM/for-the-zynq-us-mpsoc-psddr-interface-is-it-poss

相关资料

Vivado 找不到 basys3 板卡定义如何解决？Vivado 2021.2 为何不支持 Spartan-3？Zynq UltraScale+ MPSoC 自定义板 QSPI 启动卡在 ATF 输出

相关标签：ZynqMPSoC · DDR · psu_init · register

就这个问题继续问 AI → ← 返回 AMD 社区问答速查