Block Design 与 IP Integrator已闭环原帖 9 个回答 · 1.12K 次浏览|器件：Vivado 2018.3 / SmartConnect v1.0（错误码：Ipptcl 7-5, Common 17-39, IP_Flow 19-1747, IP_Flow 19-167, IP_Flow 19-3541）
一句话结论：SmartConnect多时钟域配置触发该错误，拆分设计或改用Interconnect可绕过
验证block design失败，报CONFIG.CLK_DOMAIN not known in dictionary
帖中未明确；用户推测为SmartConnect一从十六主、17接口处于不同时钟域时触发，改用axi interconnect可验证通过
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHoq7SAC/failed-to-validate-design-configclkdomain-not-kn
相关标签：Vivado · SmartConnect · CLK_DOMAIN · block design
就这个问题继续问 AI → ← 返回 AMD 社区问答速查