fpga.love

EN App

知识库›AMD 社区问答速查›FSBL退出断点XFsbl_Exit在60秒内未命中

FSBL退出断点XFsbl_Exit在60秒内未命中

FSBL 与启动镜像社区未闭环原帖 9 个回答 · 625 次浏览|器件：Vitis / ZYNQMP SoC / 客户板

一句话结论：建议先用zynqmp_dram_test验证DDR是否正常，根因未确认

现象

Vitis运行System Project Debug时弹出FSBL退出断点未在60秒等待时间内命中的错误

根因

帖中未明确

可尝试的处理步骤

在ZYNQMP SoC上运行https://github.com/Xilinx/embeddedsw/tree/master/lib/sw_apps/zynqmp_dram_test以检查DDR是否正常工作

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006nUVjOSAW/exit-breakpoint-of-fsblxfsblexit-is-not-hit-with

相关资料

FSBL_PPK_FAILURE_ERROR 是什么问题？BootROM执行期间500MHz限制何时可解除？pmu-firmware/fsbl-firmware do_configure 执行错误

相关标签：FSBL · XFsbl_Exit · Vitis · ZYNQMP

就这个问题继续问 AI → ← 返回 AMD 社区问答速查