Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 578 次浏览|器件：Vivado 2018.2/2020.2（错误码：IP_Flow 19-3461）
一句话结论：将C_FIFO_DEPTH改为0后脚本可运行，但根因未确认
导入BD的Tcl脚本时C_FIFO_DEPTH参数值16超出范围报错
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007G0nkLSAR/error-while-importing-block-design-by-tcl-script
相关标签：Vivado · block design · tcl · IP_Flow
就这个问题继续问 AI → ← 返回 AMD 社区问答速查