封装与引脚约束社区未闭环原帖 9 个回答 · 132 次浏览|器件：Vivado 2024.2 / xcvm1802-vsva2197-1MP-i_S
一句话结论：按clock region定义pblock可规避该显示问题，SLR0:SLR0的数值错误已上报
覆盖整芯片的pblock可用资源显示为利用率报告和规格书的两倍
帖中未明确；用SLR0:SLR0定义pblock时出现该错误数值，改用clock region范围可规避，已上报工厂
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5KZ00000lL4sS0AS/does-anyone-know-why-a-pblock-statistics-of-an-e
相关标签：pblock · report_utilization · Vivado · utilization
就这个问题继续问 AI → ← 返回 AMD 社区问答速查