fpga.love

EN App

知识库›AMD 社区问答速查›PCIe Core 启用 JTAG Debugger 报 Designutils

PCIe Core 启用 JTAG Debugger 报 Designutils 20-1280 警告

Vivado 报错与许可社区未闭环原帖 9 个回答 · 496 次浏览|器件：Artix7 / PCIe V3.3 / Vivado 2019.2、2020.2（错误码：Designutils 20-1280）

一句话结论：问题未解决，支持人员要求提供 XCI 与 XDC 文件进一步排查

现象

综合或实现时出现 critical warning，找不到模块 pcie_7x_0_jtag，jtag_axi.xdc 不被读取

根因

帖中未明确；提问者发现可能相关的 [Synth 8-1090] 'jtag_axi_v1_2_10_jtag_axi' is not compiled in library jtag_axi，但未确认

可尝试的处理步骤

在 IP Core 中勾选 Add JTAG Debugger
运行 Synthesis / Implementation 复现警告
参考 Xilinx AR 56122，但项目中不存在 pcie_7x_0_jtag.xdc
改用 Vivado 2020.2 复现，问题依旧
右键 IP 的 XCI 选择 Open Example Design 测试，example design 综合无警告
在 example design 中加入 PCIe 引脚约束和设计约束后跑 implementation，警告仍出现

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007G0qWZSAZ/designutils-201280-critical-warning-using-jtag-d

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [Designutils 20-1280]

Vivado 2022.2 中 Video Processing Subsystem IP 综合报错

相关资料

route_design报10734信号拥塞未布通怎么办 Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：PCIe · JTAG · Vivado · Designutils

就这个问题继续问 AI → ← 返回 AMD 社区问答速查