IP 打包与升级社区未闭环原帖 9 个回答 · 644 次浏览|器件：Zedboard / Vivado
一句话结论：需自行编写逻辑把输入数据映射到stream_data_out
自定义AXI外设带Stream Master和data/clock输入，不知如何把12位输入数据送到master输出数据口
帖中未明确
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpcQkSAI/custom-ip-to-read-data-from-gpio-and-send-to-axi
相关标签：AXI Stream · Custom IP · Zynq · Zedboard
就这个问题继续问 AI → ← 返回 AMD 社区问答速查