fpga.love
EN App
知识库›AMD 社区问答速查›Vivado 12-4739：set_clock_groups 找不到 clk_

Vivado 12-4739：set_clock_groups 找不到 clk_out2_clk_wiz_0

Vivado 报错与许可社区未闭环原帖 9 个回答 · 4.52K 次浏览|器件：Vivado（错误码：Vivado 12-4739）

一句话结论：需确认 get_clocks 能取到该时钟名，并参考 XDC 综合处理相关帖子

现象

综合时出现 Critical Warning，提示 -group [get_clocks clk_out2_clk_wiz_0] 无有效对象

根因

帖中未明确；回答推测是未使用 Vivado 官方时钟名，或 IP 核生成时钟在综合阶段未生效

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpgyDSAQ/critical-warningvivado-124739-setclockgroupsno-v

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [Vivado 12-4739]
set_false_path 未忽略异步时钟间时序怎么办？

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：Vivado · set_clock_groups · XDC · synthesis

就这个问题继续问 AI → ← 返回 AMD 社区问答速查