fpga.love
EN App
知识库›AMD 社区问答速查›XDMA设计实现后出现Scoped false path严重警告和输入输出延迟警

XDMA设计实现后出现Scoped false path严重警告和输入输出延迟警告如何解决

Vivado 报错与许可社区未闭环原帖 6 个回答 · 261 次浏览|器件:VCU-128 / Vivado / XDMA IP

一句话结论:帖中未给出有效解决方案,仅指向相关讨论链接

现象

Vivado实现后出现高严重度警告及一个critical warning,涉及pcie复位引脚和LED引脚

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00008Z0ARFSA3/critical-warningscoped-false-path-and-normal-war

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:XDMA · Vivado · Timing Constraints · PCIe

就这个问题继续问 AI → ← 返回 AMD 社区问答速查