fpga.love
EN App
知识库›AMD 社区问答速查›如何为布局阶段复制的信号设置约束?

如何为布局阶段复制的信号设置约束?

Vivado 报错与许可已闭环原帖 9 个回答 · 493 次浏览|器件:Vivado 2021.1 / Zynq 7000(错误码:Common 17-55)

一句话结论:只需给一个 IDELAYCTRL 设 IODELAY_GROUP,复制件不继承属性和警告均属正常

现象

综合后出现 CRITICAL WARNING: [Common 17-55] 'set_property' expects at least one object

根因

复制的 IDELAYCTRL 在 opt_design 阶段尚不存在,且不会继承原件的 IODELAY_GROUP 属性,属预期行为

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007ECCMgSAP/critical-warning-setting-property-on-constraints

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [Common 17-55]
旧版BIST示例设计在Vivado 2021.2中综合实现报错

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:IODELAY_GROUP · IDELAYCTRL · replication · constraints

就这个问题继续问 AI → ← 返回 AMD 社区问答速查