Vivado 报错与许可已闭环原帖 9 个回答 · 1.29K 次浏览|器件：Vivado / Enclustra Mars EB1 + Mars XU3 / xczu3eg-sbva484-2-i（错误码：PSU-1）
一句话结论：将DDR时钟源由DPLL改为VPLL可消除该Critical Warning
Vivado中Zynq UltraScale+ MPSoC的DDR实际频率约480MHz，低于最低500MHz，报CRITICAL WARNING
DDR时钟源默认使用DPLL导致实际频率低于该器件DDR最低要求；且DDR设置与板卡参考设计不符
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007FSaRkSAL/critical-warning-psu1-actual-device-frequency-is
相关标签：DDR · PSU-1 · Zynq UltraScale+ · Vivado
就这个问题继续问 AI → ← 返回 AMD 社区问答速查