fpga.love
EN App
知识库›AMD 社区问答速查›SDAccel 2018.3 构建在 place_design 阶段失败如何解决

SDAccel 2018.3 构建在 place_design 阶段失败如何解决?

Vivado 报错与许可已闭环原帖 9 个回答 · 1.06K 次浏览|器件:SDAccel 2018.3 / VCU1525(错误码:VPL 60-704)

一句话结论:增加系统内存后构建成功完成

现象

构建停在 phase3.2,Vivado place_design 崩溃,报 VPL 60-704 等错误

根因

系统内存不足(32GB 可用,构建需更多内存)

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00006iHmqjSAC/critical-warning-project-1840-the-design-checkpo

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [VPL 60-704]
Vitis RTL kernel 硬件构建时动态区域 Pblock 报错

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:SDAccel · place_design · VCU1525 · memory

就这个问题继续问 AI → ← 返回 AMD 社区问答速查