fpga.love
EN App
知识库›AMD 社区问答速查›PCIe IP 的 sys_rst_n 引脚分配报 critical warni

PCIe IP 的 sys_rst_n 引脚分配报 critical warning 怎么办？

Vivado 报错与许可已闭环原帖 9 个回答 · 450 次浏览|器件：Vivado 2016.4/2017.3 / xcku115-flva2104-2-e

一句话结论：应将 PCIe 复位分配到专用 PERST 引脚而非普通 IO

现象

分配 sys_reset_n 到 BY25/BB21 时报 BY25 不是有效引脚名，无法合法放置实例

根因

帖中未明确；回答指出应使用 UltraScale 专用 PERST 引脚 AM17(PERSTN0) 和 AY17(PERSTN1)

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHmJkSAK/critical-warning-message-when-allocating-io-pins

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决？Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签：PCIe · pinout · UltraScale · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查