HDL 9-806 在 component 附近语法错误如何解决

Vivado 报错与许可社区未闭环原帖 9 个回答 · 1.37K 次浏览|器件：原帖未注明（错误码：HDL 9-806）

现象

运行 implementation 时出现 critical warning [HDL 9-806] Syntax error near "component"

根因

帖中未明确；回答指出 BUFG/IBUFG 是原语，无需用 component 声明，直接例化即可

可尝试的处理步骤

• 参考 UG953(v2021.2) 第266页和第347页中 BUFG 与 IBUFDS 的例化示例
• 添加 Library UNISIM; 和 use UNISIM.vcomponents.all;
• 不使用 component 声明，直接例化 BUFG 和 IBUFG
• 若报错指向某行，检查该行上方是否存在 "."，或逐行注释上方代码直到语法错误消失以定位实际出错行

相关资料

相关标签：HDL-9-806 · BUFG · UNISIM · syntax error