fpga.love
EN App
知识库›AMD 社区问答速查›UltraScale与UltraScale+约束行为差异警告

UltraScale与UltraScale+约束行为差异警告

Vivado 报错与许可已闭环原帖 9 个回答 · 640 次浏览|器件:Vivado 2019.2 / xcvu9p_0 / xcku025_0(错误码:Constraints 18-515)

一句话结论:用-through替代-from可消除该警告,KU未报属遗漏

现象

xcvu9p_0构建报Constraints 18-515严重警告,xcku025_0未报

根因

set_max_delay的-from起点用了单元输出引脚而非时钟引脚,VU+器件正确报出该警告

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E00007G0mqXSAR/critical-warning-constraints-18515-behavior-diff

相关资料

route_design报10734信号拥塞未布通怎么办Vivado中传感器demosaic IP无法综合如何解决?Vivado 2020.2 打开 block design 时崩溃如何解决

相关标签:set_max_delay · Constraints 18-515 · UltraScale+ · Vivado

就这个问题继续问 AI → ← 返回 AMD 社区问答速查