IP 打包与升级已闭环原帖 9 个回答 · 743 次浏览|器件：ISE 14.3 / Spartan6
一句话结论：用布尔参数C_HAS_OUTPUTS控制端口有效性可绕过该问题
EDK/XPS中C_OUTPUTS为0时platgen生成的wrapper使用std_logic_vector(-1 to 0)非法，非零输出正常
platgen对零输出生成-1 to 0而非-1 downto 0的非法空向量
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iI4mDSAS/creating-optional-ports-in-a-custom-ip-core