封装与引脚约束已闭环原帖 9 个回答 · 525 次浏览|器件：XCR3256XL CPLD（疑似TQ144封装）
一句话结论：GM4_S0和GM5_S3为专用时钟输入，不能用作输出
将GM4_S0、GM5_S3分配为输出引脚时不工作
这两个引脚是专用时钟输入引脚，只能作输入，不能作输出
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00007IPal8SAD/cpld-pin-assignments-questions
相关标签：CPLD · XCR3256XL · pin_assignment · clock_input
就这个问题继续问 AI → ← 返回 AMD 社区问答速查