JTAG 与下载器已闭环原帖 9 个回答 · 906 次浏览|器件:Vivado / Xilinx SDK 2019.1 / Zynq ZC7Z020 自定义板 / Platform Cable USB II(错误码:Whole Scan Chain (DR shift outputs all zeros))
一句话结论:POR复位引脚上电后未正常拉高导致JTAG扫描链失败
Vivado和SDK无法找到板上FPGA,报JTAG扫描链错误,XSCT提示Whole Scan Chain (DR shift outputs all zeros)
POR复位引脚触发问题,上电后应保持HIGH,但板上该引脚未正常翻转
本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U000064YNJISA4/could-not-find-fpga-device-on-the-board-jtag-sca
相关标签:JTAG · Zynq · Vivado · POR
就这个问题继续问 AI → ← 返回 AMD 社区问答速查