fpga.love

EN App

知识库›AMD 社区问答速查›Zybo Z7 20 的 UART 端口为何在 XDC 中缺失？

Zybo Z7 20 的 UART 端口为何在 XDC 中缺失？

封装与引脚约束已闭环原帖 9 个回答 · 1.17K 次浏览|器件：Zybo Z7 20

一句话结论：板上 UART 属 PS MIO，需用 PS 侧方案而非 PL 约束

现象

运行 Python 发送图像时板上的 UART TX LED 亮起而非 RX LED，XDC 中找不到 UART 端口

根因

板上唯一 UART 端口连接 PS MIO 引脚，属处理器系统而非可编程逻辑，故无需 XDC 约束

可尝试的处理步骤

查看 Zybo 原理图确认 UART 连接
确认工程运行在 PL 还是 PS
若用板上 UART 端口需使用 PS 部分（至少 UART 控制器）
可选方案：ARM 核裸机代码处理 UART 并配置 PL；从 PL 直接访问 UART 控制器寄存器；或用 PL 实现的 UART 并分配 GPIO（不能将 FPGA 引脚直连串口）
建议先仿真 UART 设计验证逻辑

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006eIaomSAC/connecting-pc-to-zybo-z7-20-board-for-image-tran

相关资料

DFX动态pblock边界被工具调整导致HDPR-29报错 LVDS_25输出端口在布局时报错如何解决 XC7Z045FFG900的GTX bank与引脚分配错误

相关标签：Zybo Z7 · UART · XDC · Zynq PS-PL

就这个问题继续问 AI → ← 返回 AMD 社区问答速查