fpga.love
EN App
知识库›AMD 社区问答速查›如何将HLS自定义IP连接到Zynq Ultrascale PS

如何将HLS自定义IP连接到Zynq Ultrascale PS

IP 打包与升级已闭环原帖 9 个回答 · 542 次浏览|器件：Vivado HLS / xczu3eg-sbva484-1-e / PYNQ

一句话结论：为HLS顶层端口添加AXI4-Lite接口directive后导出IP即可连接PS

现象

新手需将Vivado HLS生成的自定义IP连接到Ultrascale板PS，最终导入PYNQ运行

根因

HLS顶层端口未声明为AXI4-Lite接口，导出后无法通过AXI4_Lite连接PS

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hprlWSAQ/connecting-custom-ip-to-zynq-ultrascale-ps

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：Vivado HLS · AXI4-Lite · Zynq Ultrascale+ · PYNQ

就这个问题继续问 AI → ← 返回 AMD 社区问答速查