fpga.love
EN App
知识库›AMD 社区问答速查›IP block design 中输出端口能否改为输入端口?

IP block design 中输出端口能否改为输入端口?

Block Design 与 IP Integrator社区未闭环原帖 9 个回答 · 805 次浏览|器件:Vivado / IP block design(错误码:DRC MDRV-1)

一句话结论:输出端口不能直接改为输入,需删端口重建或改 RTL 重打包

现象

将 resetn 输出端口改为输入后综合报 [DRC MDRV-1] Multiple Driver Nets

根因

帖中未明确;回答指出该端口本就是 IP 输出,不能直接改为输入,需删除端口后新建,或修改 RTL 后重新打包 IP

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D52E000076dTa5SAE/changing-output-port-to-input-port-in-ip-block-d

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条,含现象、根因与可执行步骤:

ERROR: [DRC MDRV-1]
多驱动网络导致的输出引脚错误

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别?自定义IP导致Vitis导出硬件工程构建失败?MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签:Vivado · IP-Integrator · DRC · port

就这个问题继续问 AI → ← 返回 AMD 社区问答速查