fpga.love

EN App

知识库›AMD 社区问答速查›MIPI-CSI2 TX SS 修改 tuser 配置后输出为何不变？

MIPI-CSI2 TX SS 修改 tuser 配置后输出为何不变？

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 583 次浏览|器件：VTPG IP + MIPI-CSI2 TX SS v2.1

一句话结论：仿真正常，板上输出不变疑因 lane 接反，需核对 TX 输入信号

现象

板上波形中 VC、Data Type、WC、ECC 始终不变，似为默认配置

根因

提问者自述可能把两条 lane 接反了

可尝试的处理步骤

参考 MIPI-CSI2 TX SS v2.1 示例工程运行仿真，确认不同配置下 VC、Data Type、WC、ECC 均会变化
在 block design 中修改 tuser 配置，用 VTPG IP 产生 MIPI-CSI2 数据并在板上用示波器观察波形
检查 MIPI-CSI2 TX 输入信号 s_axis_tready、s_axis_tvalid、s_axis_tlast、s_axis_tdata、s_axis_tdest、s_axis_tuser 是否正确

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000073GnvhSAC/changed-the-tuser-configuration-with-mipicsi2-tx

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI-CSI2 · VTPG · tuser · simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查