fpga.love

EN App

知识库›AMD 社区问答速查›Vitis HLS 联合仿真失败是否为 pragma 相关 bug？

Vitis HLS 联合仿真失败是否为 pragma 相关 bug？

HLS 综合社区未闭环原帖 9 个回答 · 414 次浏览|器件：Vitis HLS v2020.02 / v2022.02

一句话结论：用户报告疑似 pragma 相关 bug，帖中尚无 AMD 确认或结论。

现象

func_34 加 pipeline、func_38 加 latency 和 inline off 后联合仿真失败，CSIM 通过；去掉任一 pragma 则联合仿真通过。

根因

帖中未明确

可尝试的处理步骤

对 func_34 应用 #pragma HLS pipeline style = frp
对 func_38 应用 #pragma HLS latency min = 26 max = 111 和 #pragma HLS inline off
用 Vitis HLS v2020.02 和 v2022.02 综合该代码并运行联合仿真
移除三个 pragma 中的任意一个后重新运行联合仿真

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005wScWvSAK/bug-report-cosimulation-failed-occurred-in-both-

相关资料

Vivado HLS运行报错找不到fast_accel实现目录 BD 5-390 找不到 HLS IP 定义怎么办？HLS dataflow 实现 FIFO 时 cosim 报 C TB post check failed

相关标签：Vitis HLS · co-simulation · pragma · bug report

就这个问题继续问 AI → ← 返回 AMD 社区问答速查