fpga.love

EN App

知识库›AMD 社区问答速查›Vitis HLS 同时用三个 pragma 导致协同仿真失败

Vitis HLS 同时用三个 pragma 导致协同仿真失败

HLS 综合社区未闭环原帖 9 个回答 · 454 次浏览|器件：Vitis HLS v2020.02 / v2022.02

一句话结论：同时使用三个 pragma 时协同仿真失败，疑似工具 bug，尚无官方确认

现象

CSIM 通过但协同仿真失败，输出 FFFFFFF9 而非 FFFFFFFD

根因

帖中未明确

可尝试的处理步骤

在 s.c 的 func_1 中同时应用 pipeline、latency、allocation 三个 pragma
运行 CSIM，通过
运行协同仿真，失败，输出 FFFFFFF9
移除三个 pragma 中任意一个后，两个版本均报告协同仿真通过

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005wTGYmSAO/bug-report-cosimulation-failed-in-both-vitis-hls

相关资料

Vivado HLS运行报错找不到fast_accel实现目录 BD 5-390 找不到 HLS IP 定义怎么办？HLS dataflow 实现 FIFO 时 cosim 报 C TB post check failed

相关标签：Vitis HLS · co-simulation · pragma · bug

就这个问题继续问 AI → ← 返回 AMD 社区问答速查