fpga.love

EN App

知识库›AMD 社区问答速查›Vitis HLS使用loop_merge与allocation pragma综

Vitis HLS使用loop_merge与allocation pragma综合错误？

HLS 综合社区未闭环原帖 9 个回答 · 398 次浏览|器件：Vitis HLS v2020.02 / v2022.02

一句话结论：用户怀疑pragma组合导致综合错误，帖中无官方确认

现象

CSIM通过但co-simulation失败，输出C937E066而非A3273662

根因

帖中未明确

可尝试的处理步骤

对result()函数应用loop_merge和allocation pragma
用Vitis HLS v2020.02和v2022.02综合代码
运行CSIM（通过）
运行co-simulation（失败，输出C937E066）
注释掉三个pragma之一后co-simulation通过

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005wTHToSAO/bug-report-both-vitis-hls-v202002-and-v202202-ca

相关资料

Vivado HLS运行报错找不到fast_accel实现目录 BD 5-390 找不到 HLS IP 定义怎么办？HLS dataflow 实现 FIFO 时 cosim 报 C TB post check failed

相关标签：Vitis HLS · loop_merge · allocation · co-simulation

就这个问题继续问 AI → ← 返回 AMD 社区问答速查