fpga.love

EN App

知识库›AMD 社区问答速查›自定义IP核生成的Makefile开箱即报错

自定义IP核生成的Makefile开箱即报错

IP 打包与升级社区未闭环原帖 5 个回答 · 1.49K 次浏览|器件：Vivado/Vitis 2020.2、2021.1，Windows（错误码：fatal error: xil_printf.h: No such file or directory）

一句话结论：Windows下自定义IP的Makefile生成有误导致构建失败，已提交CR

现象

Vitis中硬件平台和Hello World应用均无法构建，报xil_printf.h找不到

根因

帖中未明确；仅指出自定义IP核自动生成的Makefile有误，Windows下失败，Linux下正常

可尝试的处理步骤

创建Vivado工程和block design
Tools->Create and package new IP，默认创建空IP
在block design中例化IP并自动连接
生成bitfile、导出硬件、启动Vitis
创建硬件平台工程和应用工程（均构建失败）
修改IP打包生成的Makefile（如用wildcard处理源文件）

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpPjSSAU/bug-generated-makefile-of-custom-ipcore-not-work

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：Vitis · Makefile · Custom IP · Windows

就这个问题继续问 AI → ← 返回 AMD 社区问答速查