IP 打包与升级已闭环原帖 9 个回答 · 316 次浏览|器件：Kria / Vivado / Block Memory Generator / AXI BRAM Controller
一句话结论：修正BRAM端口A时钟连接后自定义IP成功读到数据
自定义IP在addrb上给出地址但doutb读不到数据，ILA中clka不翻转
BRAM_PORTA的clka被错误接到自定义IP的CLKB，而非axi_bram_ctrl_0，导致clka不翻转，BRAM无法工作
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00008JM783SAD/bram-write-from-ps-and-read-from-custom-ip-not-s
相关标签：BRAM · AXI_BRAM_Controller · ILA · Kria
就这个问题继续问 AI → ← 返回 AMD 社区问答速查