fpga.love
EN App
知识库›AMD 社区问答速查›同一bank内MIPI D-PHY RX与TX核实现失败

同一bank内MIPI D-PHY RX与TX核实现失败

Block Design 与 IP Integrator社区未闭环原帖 4 个回答 · 441 次浏览|器件：Vivado 2021.2 / XCAU25P-ffvb676-2-e（错误码：[Place 30-689]）

一句话结论：帖中未给出根因或解决方案

现象

同一bank内放置MIPI D-PHY的RX和TX实例后，implementation失败

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E000072COniSAG/both-mipi-dphy-rx-and-tx-core-in-one-bank-fail-i

Vivado 报错词典解读

这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：

ERROR: [Place 30-689]
MIG 实现阶段 BITSLICE_CONTROL 布局冲突报错

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：MIPI D-PHY · Place 30-689 · Vivado · BITSLICE_CONTROL

就这个问题继续问 AI → ← 返回 AMD 社区问答速查