fpga.love
EN App
知识库›AMD 社区问答速查›如何解决HLS核中高扇出反相复位导致的时序问题

如何解决HLS核中高扇出反相复位导致的时序问题

时序与实现社区未闭环原帖 6 个回答 · 452 次浏览|器件：Ultrascale KU115 / Vivado 2015.4、2017.1

一句话结论：帖中未给出明确解决方案，仅描述问题与尝试

现象

HLS核内AXI接口复位为低有效，工具插入反相器后输出扇出超10k，造成布线时序困难

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006iHleDSAS/best-way-to-solve-timing-problem-due-to-high-fan

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：HLS · reset · fanout · timing

就这个问题继续问 AI → ← 返回 AMD 社区问答速查