fpga.love
EN App
知识库›AMD 社区问答速查›AXI DMA与自定义IP握手问题

AXI DMA与自定义IP握手问题

IP 打包与升级已闭环原帖 9 个回答 · 574 次浏览|器件：Spartan-6 XC6SLX45T / SP605 / Xilinx 14.1

一句话结论：改用寄存器位控制data_valid后DMA_Tdata正常变化

现象

DMA_Tvalid始终不拉高，AXI Stream传输无法启动

根因

data_valid由sum是否为0的组合逻辑赋值，导致DMA_Tvalid始终不拉高

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpZJKSA2/axi-dma-handshaking-issues-with-custom-ip

相关资料

Vivado 2022.1 添加 IP 仓库时挂起修改源码后打包IP未反映更改怎么办？Vitis统一IDE 2023.2无法从含自定义IP的XSA构建裸机应用

相关标签：AXI DMA · AXI Stream · custom IP · VHDL

就这个问题继续问 AI → ← 返回 AMD 社区问答速查