Zynq PS 配置已闭环原帖 9 个回答 · 1.18K 次浏览|器件：Zynq-7000 / AXI BRAM Controller / AXI CDMA
一句话结论：吞吐量低是memcpy引入的latency所致，建议改用DMA
50MHz×32bit下memcpy访问BRAM仅60MB/s，burst长度8且间隔16+时钟空闲
memcpy由CPU搬移数据不使用DMA，其latency导致吞吐量低；AXI BRAM Controller和Block RAM不引入额外latency
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00005ZLxduSAD/axi-bram-controller%E6%95%B0%E6%8D%AE%E9%80%9F%E
相关标签：AXI BRAM Controller · memcpy · AXI CDMA · Zynq-7000
就这个问题继续问 AI → ← 返回 AMD 社区问答速查