Block Design 与 IP Integrator已闭环原帖 9 个回答 · 570 次浏览|器件：Artix7 / SP701
一句话结论：HR bank不支持LVDS 1.8V，只能用LVDS_25并核对共模摆幅兼容性
文档称HR bank不支持LVDS 1.8V，但SP701原理图中有MIPI DSI LVDS 1.8V输出
HR bank不支持LVDS 1.8V，需改用LVDS_25并将bank电压设为2.5V，且需共模与摆幅兼容
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D54U00006CVHrPSAX/artix7-%E7%9A%84hr-bank%E6%98%AF%E5%90%A6%E6%94%
相关标签：Artix7 · HR bank · LVDS · SP701
就这个问题继续问 AI → ← 返回 AMD 社区问答速查