fpga.love

EN App

知识库›AMD 社区问答速查›Vivado 2025.2 生成的 XO 内核在 Vitis 中无法识别

Vivado 2025.2 生成的 XO 内核在 Vitis 中无法识别

DMA 传输社区未闭环原帖 9 个回答 · 302 次浏览|器件：Vivado 2025.2 / Vitis / Alveo U50

一句话结论：Vivado 2025.2 生成的 XO 流接口在 Vitis 中识别失败，手写脚本可绕过

现象

Vivado 能识别 s_axis/m_axis 流接口，但 Vitis 检测不到该内核，内核完全无法识别

根因

帖中未明确

可尝试的处理步骤

用 Vivado 2025.2 生成 fpu_v5 的 XO 文件
在 Vitis 中加载该 XO 并尝试识别内核
改为手写脚本生成 XO 文件，Vitis 可识别

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd000014xTmZKAU/alveo-u50-xo-kernel-connectivity-with-xdma-fails

相关资料

Vivado中TPG模块报Synth 8-439未找到如何解决？Petalinux 2021 升级后摄像头报 no vdma channel found 且 HDMI 无数据如何解决 Linux内核如何修改安全寄存器intfpdcci_intfpdmain_ib_aw_b？

相关标签：Alveo U50 · XO · Vitis · streaming interface

就这个问题继续问 AI → ← 返回 AMD 社区问答速查