fpga.love
EN App
知识库›AMD 社区问答速查›Artix UltraScale+ 添加10G/25G以太网IP失败是IP bu

Artix UltraScale+ 添加10G/25G以太网IP失败是IP bug吗？

Block Design 与 IP Integrator已闭环原帖 9 个回答 · 194 次浏览|器件：Vivado 2025.1 / xcau25p-ffvb676-1-e（错误码：Common 17-69 / IP_Flow 19-3477）

一句话结论：安装Kintex UltraScale+器件可绕过该IP bug

现象

在Block Design中添加xxv_ethernet IP时报设备查询错误，无法更新GT_GROUP_SELECT参数

根因

未安装Kintex UltraScale+器件；安装后IP恢复正常，AMD确认此为bug并已上报工厂修复

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5Pd00000rXqEDKA0/adding-10g25g-ethernet-subsystem-to-block-design

相关资料

ARM Socrates生成的IPXACT文件无法被Vivado识别？自定义IP导致Vitis导出硬件工程构建失败？MIPI CSI-2 RX 的 Strobe 端口 ADVWIZIO-2 报错如何解决

相关标签：Vivado · xxv_ethernet · UltraScale+ · IP_Flow

就这个问题继续问 AI → ← 返回 AMD 社区问答速查