Vivado 报错与许可已闭环原帖 9 个回答 · 477 次浏览|器件：Vivado 2018.3 / AC701（错误码：Netlist 29-160）
一句话结论：应对实际外部时钟端口（如 sys_diff_clk）设置 IOSTANDARD，而非内部 MMCM 输出
Vivado 2018.3 中 MIG IP 的 xdc 对 sys_clk_i 设置 IOSTANDARD 和 PACKAGE_PIN 时报 Netlist 29-160 严重警告
sys_clk_i 是 MMCM 输出的内部生成信号，不是顶层端口，因此无法对其设置 pin 和 iostandard
本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D52E00006hpNNKSA2/ac701-board-critical-warning-mig-ip-block-vivado
这条帖子的错误码在词典里有独立词条，含现象、根因与可执行步骤：
相关标签：Vivado · MIG · IOSTANDARD · Netlist-29-160
就这个问题继续问 AI → ← 返回 AMD 社区问答速查