fpga.love
EN App
知识库›AMD 社区问答速查›PCIE5-EP示例设计仿真报致命错误无波形

PCIE5-EP示例设计仿真报致命错误无波形

PCIe / XDMA社区未闭环原帖 9 个回答 · 417 次浏览|器件:xcvp1802-lsvc4072-2MHP-e-S / Vivado2022.2或2023.1(错误码:[Simulator 45-1])

一句话结论:官方在Vivado仿真器未复现报错但也无事务,建议改用VCS或Questa验证

现象

仿真运行很久后报致命运行时错误,无波形,停在xpm_memory.sv第1399行

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区(原 Xilinx 论坛)真实问答整理为中文要点,非原文转载;技术细节以原帖与 AMD 官方文档为准。
原帖:https://adaptivesupport.amd.com/s/question/0D54U00007vvQHrSAM/1the-platform-is-xcvp1802lsvc40722mhpes2vivado20

相关资料

Alveo U55C 在 Dell R750 Riser 1 插槽不稳定Vivado 2018.3 是否有 AR#72992 补丁?CPM4 NOC时钟无法连接到AXI NOC

相关标签:PCIE5 · Vivado · Simulation · xpm_memory

就这个问题继续问 AI → ← 返回 AMD 社区问答速查