fpga.love
EN App
知识库›AMD 社区问答速查›1G/10G/25G交换以太网子系统示例设计时序失败

1G/10G/25G交换以太网子系统示例设计时序失败

时序与实现社区未闭环原帖 9 个回答 · 410 次浏览|器件：Vivado 2023.1/2024.2 / xcau15p-sbvb484-1LV-i / xcvu095-ffva2104-2-e (VCU108)

一句话结论：用户多环境复现时序失败，支持方在Linux下未复现，根因未定

现象

生成的Example Design在多个FPGA和Vivado版本下均不满足时序

根因

帖中未明确

可尝试的处理步骤

本文基于 AMD 客户社区（原 Xilinx 论坛）真实问答整理为中文要点，非原文转载；技术细节以原帖与 AMD 官方文档为准。
原帖：https://adaptivesupport.amd.com/s/question/0D5KZ00000asJVF0A2/1g10g25g-switching-ethernet-subsystem-27-example

相关资料

ISE 14.7 MAP报错place:543资源未满却无法布局xocc双时钟内核时序不满足导致自动降频失败Spartan-6 LX9 MCB_DDR3_rzq 的 LOC 约束 K7 无效报错

相关标签：Ethernet · Timing · Vivado · ExampleDesign

就这个问题继续问 AI → ← 返回 AMD 社区问答速查