fpga.love
EN App
开源项目›Verilog Utility Modules · FPGA 开源项目

Verilog Utility Modules

Verilog

Verilog 可复用模块库封面插画

图:按数据通路、控制与通信分组的模块网格

常用可综合模块库,包含 FIFO、RAM、FSM、UART、SPI、I2C、PWM 等,带 Testbench。

模块分类与验证Module Catalog & Verification

库内模块按接口分组:数据通路类(FIFO、双口 RAM)负责缓冲与存储,控制类(FSM 状态机)负责时序与跳转,通信类(UART、SPI、I2C、PWM)负责外设协议;每个模块都配有独立 testbench,仿真通过后即可在工程中例化复用。

数据通路 FIFO 先进先出 双口 RAM 参数化位宽 控制逻辑 FSM 状态机 时钟使能 同步器 / 打拍 通信外设 UART · SPI · I2C PWM 生成 可配置分频 独立 Testbench 仿真验证通过

图:三大类模块统一经独立 testbench 验证后复用

相关视频

更多 FPGA 实战讲解,前往 fpga.love 视频专区观看

视频即将上线

订阅 fpga.love

每日快报 · 每周精选 · 每月深度刊