其他 Redcrafter
This project will compile verilog (a hardware description language) into factorio blueprints.
与 FPGA 生态相关的开源工程。
该项目主题覆盖 compiler、factorio、verilog 等方向。
本页为仓库信息自动同步页，每周随 GitHub 数据更新；深度评测与实测文章见下方同类项目。
仓库标签
同类项目